انجام پروژه و پایان نامه دانشگاهی و نگارش مقاله ISI و شبیه سازی با نرم افزار Digsilent, Pspice, PLC, PSCAD, Matlab........ تلگرام:09371595667

محبوبترین محصولات

اطلاعیه فروشگاه

انجام پروژه دانشگاهی و شبیه سازی مقالات دررشته مهندسی و نگارش مقالات ISI ..........تلگرام:powerelectric4u@............

ترجمه مقاله LEAP: Layout Design through Error-Aware Transistor Positioning for Soft-Error Resilient Sequential Cell Design 2010

ترجمه مقاله LEAP: Layout Design through Error-Aware Transistor Positioning for Soft-Error Resilient Sequential Cell Design 2010

ترجمه مقاله LEAP: Layout Design through Error-Aware Transistor Positioning for Soft-Error Resilient Sequential Cell Design 2010

 فایل وورد  تعداد صفحه: 20

دانلود مقاله انگلیسی

 

چکیده : در این مقاله یک طراحی آرایش کلی به نام LEAP ارائه شده است.این طراحی فراتر از تکنیک های طرح بندی سنتی است،مانند جداسازی گره،و به طور قابل توجهی کیفیت خطای نرم افزاری مدارهای دیجیتال با هزینه عملکرد ناچیز بهبود می بخشد. در این مطالعه، تکنیک LEAP را به سلول ذخیره سازی متصل شده دوگانه (DICE) اعمال کردیم و یک عنصر تکرار جدید به نام LEAPDICE طراحی کردیم. این عنصر توپولوژی مدار و اندازه ترانزیستور DICE را حفظ می کند اما دارای طرح جدید بر اساس اصل LEAP است. آزمایش های تابش با استفاده از تراشه های CMOS 180nm نشان می دهد که فلیپ فلاپ LEAP-DICE  به طور متوسط 5 برابر خطاهای کمتری نسبت به DICE فلیپ فلاپ مرجع  و خطاهای 2000 وات کمتر در مقایسه با یک D-flip-flop متعارف دارند. فلیپ فلاپ LEAP-DICE  ما انرژی ناچیز و تاخیر کم تر و حجم آن را تا  40٪ در مقایسه با فلیپ فلاپ DICE  اعمال  می کند.


اشتراک بگذارید:


پرداخت اینترنتی - دانلود سریع - اطمینان از خرید

پرداخت هزینه و دریافت فایل

مبلغ قابل پرداخت 14,000 تومان

درصورتیکه برای خرید اینترنتی نیاز به راهنمایی دارید اینجا کلیک کنید


فایل هایی که پس از پرداخت می توانید دانلود کنید

نام فایلحجم فایل
tarjome-maghale_1856403_1102.zip2.2 MB





ترجمه مقاله Feedback Redundancy: A Power Efficient SEU-Tolerant Latch Design for Deep Sub-Micron Technologies

ترجمه مقاله Feedback Redundancy: A Power Efficient SEU-Tolerant Latch Design for Deep Sub-Micron Technologies ترجمه مقاله Feedback Redundancy: A Power Efficient SEU-Tolerant Latch Design for Deep Sub-Micron Technologies  فرمت فایل وورد  و تعداد صفحه  22 دانلود مقاله انگلیسی   مقدمه: کاهش مداوم در اندازه ویژگی های فناوری CMOS، حساسیت چنین مدارهای را به یک اغتشاش (SEU) ایجاد می کند که موجب تاثیر ضربه های ذرات بر روی فلیپ فلاپ سیستم می شود. این مقاله لچ مقاوم SEU  جدیدی را ارائه می د ...

توضیحات بیشتر - دانلود 14,000 تومان

آخرین محصولات فروشگاه